シリコン貫通電極TSV

半導体の高機能化技術

シリコン貫通電極TSV

TSVとは,半導体を三次元に実装する際に用いる技術であり,半導体の高集積化,多量データ通信,省電力などが可能になる。

著者 傳田精一
ジャンル 電子・通信
出版年月日 2011/04/01
ISBN 9784501328009
判型・ページ数 A5・240ページ
定価 本体2,700円+税
在庫 在庫あり

この本に関するお問い合わせ・感想

シリコン貫通電極(TSV)技術とは,半導体を三次元に実装する際に用いる技術である。この技術により,半導体の高集積化,高速信号伝送,多量データ通信,省電力が可能になる。本書は次世代の技術を支えるTSV技術をわかりやすく解説している。技術者・研究者に是非おすすめしたい一冊。

 半導体デバイスはその誕生以来,すでに60年を経過したが,その間IC,LSIの微細化,素子の高密度化は休むことなく進化し,現在も精力的に技術開発が続けられている。しかし,その加工精度がシリコン原子の大きさに接近したために,限界に近づきつつあるといわれる超微細加工とは異なるアプローチで,半導体デバイスの高密度化,小型化,さらには高周波化が可能になるシリコン貫通電極(Through Silicon Via,TSV)技術が注目され,大学,研究所,関連メーカーで開発が進んでいる。半導体チップは表面のみに電極を持つという常識から飛躍して,シリコンチップの表面から裏面を貫通する電極を作ると,表裏に電極をもつために立体的にチップが集積できるためである。
 現時点ではTSVは多くの構造,材料,加工技術がデバイスの目的に応じて提案,開発されているが,標準工程はまだ必ずしも確立されておらず,それらの優劣比較も充分になされてはいない。期待が大きいにもかかわらずTSVプロセスのコストが高くなりそうで,実用化がなかなか進まないという点から,コストダウンを目的として新構造も次々と発表されており,チップの貫通のために当然シリコンチップの厚さ以上の加工が必要になる。従来シリコンウエハの加工(ウエハプロセス)はウエハのきわめて表面に限られその深さは高々数ミクロンである。これに対してTSVに要求される少なくとも50μm,場合によっては150μmという深さは半導体技術としては未踏の領域といえよう。しかもアスペクト比10以上の補足深い穴もまた従来のビアの常識から大きく外れている。この深さ,細さから来る深堀エッチングやポリシリコン,銅めっきに関わる長時間の工程が高いコストの遠因になっている。またTSV技術が従来の常識からいうと電極接続という実装領域の技術だったものが,シリコンウエハの加工というウエハプロセス的な技術が必要であることも技術者の戸惑いを生んでいる。ウエハプロセス技術者と実装技術者の間に交流が少なかったことは従来から指摘されてきたが,TSVはどちらの技術者が担当すべきなのかまだ明確ではない。おそらく今後は両方の技術領域を担当する,いうならば守備範囲の広いTSV技術者が中心になるのではないだろうか。
 TSVの開発で際立っているのは欧米勢の攻勢である。自己主張の強いアイデアを実現するにはTSVは絶好の土俵のように見える。これに対して日本の半導体メーカーは製品の実用化を念頭において開発を進めており,一見おくれを取っているようにも見える。おそらく半導体開発と同じように,日本がもの作りの力を発揮して早期に製品化をすると思われるが,韓国,台湾,シンガポールも同様に開発に注力しているため,激しい開発競争が今後も続くと思われる。
 TSV技術は実装技術に関わるウエハ研磨,フォトエッチング,めっき,テープ貼付け,エッチング,バンピング,ダイシング,ボンディングなどの工程が多く,特殊な装置や治具が数多く必要になる。また樹脂材料,薬液,金属も新しい開発が必要になる。半導体メーカー以外でも関連するメーカーがTSV事業に参入する機会は大きくなり,この点で裾野の広い日本の電子産業には有利ではないかと思われる。
 本書では今後半導体テクノロジーの新領域を開くであろうシリコン貫通電極技術をいろいろな角度から検討してみたい。TSV製作の工程に関する議論は第3章に,TSVを応用した構造,デバイスの説明は第4章にまとめたが,分類しにくいテーマもあるので注釈を参考しながら読んでいただきたい。

 追 記
 本書は2009年の初版発行以来,(株)工業調査会から刊行され,幸いにも長きにわたって多くの読者から愛用されてきました。このたび東京電機大学出版局から新たに刊行されることとなりました。本書が今後とも読者の役に立つことを願っています。
 2011年4月
 傳田精一
第1章 シリコン貫通電極の重要性
 1 LSIは2次元から3次元へ
 2 3次元構造のシリコンデバイス
 3 TSVデバイスの将来予想
 4 世界のTSV研究開発
 5 3次元実装とTSV関連学会の動向
 6 TSV開発の歴史
 7 ウエハプロセスと実装技術
 参考文献
第2章 TSVの基本製作プロセス
 1 ビアファーストプロセス
 2 ビアラスト表面ビアプロセス
 3 ビアラスト裏面ビアプロセス
 4 ビアファーストとビアラストの比較
 5 TSV付インターポーザ
 参考文献
第3章 TSV作成技術
 1 シリコン深堀エッチング
 2 ビアエッチングでの問題点
 3 レーザドリリングによるビア開孔
 4 ビア内壁の多層膜構造
 5 絶縁用酸化膜生成
 6 バリヤメタルの作成
 7 めっき電極を作るシードメタル
 8 銅フィリングめっき
 9 ポリシリコン充填ビア
 10 タングステン充填ビア
 11 ビア伝導体としての導電ペースト
 12 TSV接続用バンプ電極
 13 非酸化膜の樹脂絶縁構造
 14 TSVウエハの薄化
 15 裏面ビアプロセスの加工温度
 16 TSVの加工コストとCoO
 参考文献
第4章 代表的なTSV応用積層デバイス
 1 IBMのタングステンリングビア
 2 エルピーダのポリシリコンビアDRAM
 3 日立の常温接合嵌込みSiP
 4 インテルのTSV応用CPU
 5 エプソンのビアラストTSV
 6 TSVのパイオニア,ASET
 7 東北大学のスーパーチップ
 8 IZM研究所のICV-SLID
 9 セマテックのコスト分析
 10 IMECの各種TSV開発
 11 メモリのトップランナー三星
 12 テザロンのタングステンビア
 13 ホンダリサーチのバンプレスTSV
 14 WOWアライアンスのウエハ積層
 15 RTIの2層赤外線センサ
 16 STマイクロのポリシリコンビア
 17 CEA-Letiのシステムオンウエハ
 18 ITRIのレーザビア積層とクランプTSV
 19 IMEのシステムパッケージング
 20 早稲田大学の非ブラインドめっき
 参考文献
第5章 シングルTSVイメージセンサ
 1 TSV応用CMOSセンサ
 2 東芝のTSVセンサ実用化
 3 ザイキュービのイメージセンサ
 4 三洋電機のセンサ用ウエハサポート剥離技術
 5 テセラのシェルケース側壁配線
 6 CEAのイメージセンサ
 参考文献
第6章 シリコンTSVインターポーザ
 1 インターポーザの重要性
 2 大日本印刷のインターポーザ
 3 フジクラの高速充填ビア
 4 新光電気のファインピッチインターポーザ
 5 三菱電機のはんだ滴下充填ビア
 参考文献
第7章 TSVウエハとチップの積層
 1 ウエハ積層は可能か
 2 異種ウエハの3枚積層
 3 確実な良品チップ積層
 4 アクティブウエハへのKGDチップ積層
 5 TSVの配置とチップレイアウトの新設計
 6 液体を使った自動位置合わせ
 参考文献
第8章 TSVの電気的特性と熱特性
 1 ポリシリコンビアの直流抵抗
 2 タングステンと銅のリングビア抵抗
 3 スパッタリング膜の抵抗値
 4 酸化膜厚が高周波特性に影響
 5 TSVのGSG等価回路
 6 同軸構造ビアの高周波特性
 7 TSVウエハ内のストレス
 8 積層構造の熱の発生と放散
 9 インテルのサーマルTSV提案
 10 IBM-GITのチップ内液体冷却構造
 11 デバイス冷却用シリコンインターポーザ
 12 新光電気のインターポーザレスパッケージ
 13 チップ回転によるホットスポット会費
 参考文献
あとがき
索 引

ご注文

2,700円+税

カートに入れる

外部サイトで調べる

シェアする

このエントリーをはてなブックマークに追加

おすすめ書籍

お知らせ

一覧